設計優(yōu)勢
- 支持多種失效模式的異常點檢測
- 異常點失效分析定位準確
- 支持IP定制+待測器件靈活設計的軟件模式,降低設計復雜度
- 支持版圖自動布局布線設計
- 支持DRC/LVS自動驗證,輕松實現全芯片的無差錯設計
- 支持多種待測器件類型
- 自動版圖/測試相關設計文檔生成
- 在多個工藝節(jié)點得到驗證和應用
廣立微的Dense Array技術現已在多工藝節(jié)點中廣泛使用。
某客戶為世界領先的集成電路設計和生產企業(yè)客戶(IDM)。為了加速其工藝研發(fā),采用了公司的Dense Array技術,成功地在一片晶圓內放入了約3千萬個待測器件,并能在1分鐘之內測量得到一百萬個測量值。
對比不采用Dense Array技術的可尋址方案,需要約100片晶圓才能放入3千萬個待測器件,測量1百萬個測量值約需要1小時,實現了近100倍的器件密度和測試速度提升。
Dense Array技術幫助該客戶成功地發(fā)現了大量之前方案未能發(fā)現的失效模式(Failure Mode),助力其工藝的成功開發(fā),并有效縮短其開發(fā)周期。